JP1986-61141116- Abstract Oshima Semiconductor Substrate PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-141116

(43)Date of publication of application: 28.06.1986


H01L 21/20 H01L 21/205 H01L 29/80 H01S 3/18 (51)Int.CI.

(21)Application number: 59-263364

(22)Date of filing: 13.12.1984 (71)Applicant: SEIKO EPSON CORP (72)Inventor: OSHIMA HIROYUKI

IWANO HIDEAKI KOMATSU HIROSHI

TSUNEKAWA YOSHIFUMI



(54) SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PURPOSE: To contrive the improvement in crystallizability of a Ge thin film by alleviating the mismatching of the lattice by changing a composition ratio x of the Si1-xGex, which is arranged between an Si substrate and a Ge thin film as a buffer layer, from x=0 to x=1 continuously and monotonously from the Si substrate side toward the Ge thin film.

CONSTITUTION: On an Si substrate 101, an Si1+xGex thin film 102 which is to be a buffer layer is formed and a Ge thin film 103 and a GaAs thin film 104 are formed on that. A composition ratio x of the Si1-xGex thin film is x=0, i.e., the composition of Si in the position where it contacts with the underlying Si substrate 101, and x=1, i.e., the composition of Ge in the position where it contacts with the Ge thin film 103 above. Between them, a value of x changes continuously and monotonously from 0 to 1 and the mismatching between Si and Ge is alleviated. The Si1-xGex thin film can be formed by a reduced CVD method using monosilane gas and german gas. As the composition ratio x is controlled by a flow ratio of the gas, it can be changed as it is desired by changing a gas flow ratio continuously and monotonously.

Patent Number:

JP61141116 1986-06-28

Publication date: Inventor(s):

OSHIMA HIROYUKI; others: 03

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

Application Number: JP19840263364 19841213

JP61141116

Priority Number(s):

IPC Classification:

EC Classification:

H01L21/20; H01L21/205; H01L29/80; H01S3/18

EC Classification: Equivalents:

SEMICONDUCTOR SUBSTRATE.

Patent Number:

JP61141116

Publication date:

1986-06-28

Inventor(s):

OSHIMA HIROYUKI; others: 03

Applicant(s):

SEIKO EPSON CORP

Requested Patent:

☐ <u>JP61141116</u>

Application Number: JP19840263364 19841213

Priority Number(s):

IPC Classification:

H01L21/20; H01L21/205; H01L29/80; H01S3/18

EC Classification:

Equivalents:

Abstract

PURPOSE: To contrive the improvement in crystallizability of a Ge thin film by alleviating the mismatching of the lattice by changing a composition ratio x of the Si1-xGex, which is arranged between an Si substrate and a Ge thin film as a buffer layer, from x=0 to x=1 continuously and monotonously from the Si substrate side toward the Ge thin film.

CONSTITUTION:On an Si substrate 101, an Si1+xGex thin film 102 which is to be a buffer layer is formed and a Ge thin film 103 and a GaAs thin film 104 are formed on that. A composition ratio x of the Si1-xGex thin film is x=0, i.e., the composition of Si in the position where it contacts with the underlying Si substrate 101, and x=1, i.e., the composition of Ge in the position where it contacts with the Ge thin film 103 above. Between them, a value of x changes continuously and monotonously from 0 to 1 and the mismatching between Si and Ge is alleviated. The Si1-xGex thin film can be formed by a reduced CVD method using monosilane gas and german gas. As the composition ratio x is controlled by a flow ratio of the gas, it can be changed as it is desired by changing a gas flow ratio continuously and monotonously.

Data supplied from the esp@cenet database - I2

99日本国特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-141116

@Int Cl.4

識別記号

庁内整理番号

砂公開 昭和61年(1986)6月28日

H 01 L 21/20

7739-5F

21/205

7739-5F 7925-5F

29/80 3/18 H 01 S

7377-5F 審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称 半導体基板

> ②特 昭59-263364

29HH 昭59(1984)12月13日

@発 明 者 砂発 明 老

島 大 岩 野

弘 Ż 英 明

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

伊発 明 老 小 松 博 志

文

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

@発 者 眀 Ш 吉 恒

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

包出 セイコーエプソン株式 東京都新宿区西新宿2丁目4番1号

会社

②代 理 弁理士 最上 人

椰

発明の名称

半溴化苯汞

特許請求の範囲

8i 単結晶 基板上に 8i1-g Ge 2 薄膜を有し、 放 Bi₁₋₂ Ge z 薄膜上に Ge 薄膜を有し、 註 Ge 薄膜上に Ga A8 薄膜を有することを特徴とする半導体基板

前記 8前-200 2 薄膜の組成比 2 を、除厚方向 化対して、 ェ = 0 からェニ1まで連続的かつ単調 に変化させたことを特徴とする特許請求の範囲講 1 項記載の半導体業板。

発明の詳細な説明

「産業上の利用分野)

本発明は、化合物半導体デバイヌ用の半導体基 板に関する。

(従来の技術)

近年、 Ga A.8 を始めとする化合物半端体材料を

用いたデバイスの研究が活発に行なわれている。 これには、高純度で久路密度の小さい単純品半温 体券板が不可欠である。

従来、化合物半導体の単結品基板としては、GaAs 中 In P が用いられているが、差板サイズが小さい 上に高価であるという難点を抱えているため、Bi 単粧品基板上に Oa As の単結晶維膜をエピタキシ ャル成長させ、これを化合物半導体デバイス用の 単結晶茶板として用いようとする試みが行なわれ ている(例えば、 Extended Abstracts of the 16 th(1984 International) Conference on Bolid State Devices and Materials, p. 115, 1984)

第2回は、この従来の半導体券板の構成を示す 断面図である。 8i 単拍品基板 201 上に Ge 蒋牒 202 が形成され、さらに註 Ge 薄膜上に Ga As薄膜が形 成されている。

(発明が解決しようとする問題点)

しかし、このように構成された従来の半導体者 板は次のような欠点を有している。すなわち、下 の表1に示すように、GeとOcAsの格子定数及び 練彫張係数は非常に良く一致し、預めて良好な結 品成長が可能であるが、 Bi と Ge は格子定数が約 4 5、線彫張係数が約 1 8 倍、それぞれ異なるた め、 Ei 上の Ge 薄糠のエピタキシャル成長は預め て阿難である。 このため、 Bi 上の Ge 中には多く の転位が存在し、界面単位密度も高い。これらは

	Bi	0.6	GG A8
格子定数(A)	5. 4 3	5.657	5.653
線影張係数 (×10 "/deg)	3.7	6.7	4.7

1

Oe 上に形成される Ga As 薄膜の結晶性にも恐影響を与え、欠陥密度の低い身質な Ga As 海膜を実現することが困難であった。

本発明はこのような従来の問題点を解決するものであり、その目的とするところは Bi 基板上 K 館品性の良好な Ca As 薄膜を有する半導体基板を提供するところにある。

(開朗点を解決するための手段) 。

本発明は前記Si基板と前記Oe 薄膜の間に、

 Bi_{1-2} Ge z 禅原をパッファ形として設けたことを特徴とする。また、故 Bi_{1-2} Ge z 禪籍の組成比まを Si 落板倒から Ge 薄膜に向けて、 z=0 からまっ 1 まで連続的かつ単調に変化させたことを特徴とする。

(作用)

本発明の上記の構成によれば、格子不幾合の大きい Bi 帯板と Ge 薄膜の間に、 両者の中間的な性質を有する Bi_{1-x} Ge ェ薄膜を成けるため、 格子不整合が緩和される。また、組成比 x を連続的組成から Ge の組成から Ge の組成がなめらかに変化であまて Bi_{1-x} Oe ェ薄膜の組成がなめらかに変化し、より一層、格子不整合を緩和することができる。性を着しく改善することができる。

(実施例)

第 1 図は、本発明の実施例にかける半導体基準 の断面図である。 8 i 表板 101 上に、パッファ層と なる 8 i₁₊₂ Ge ェ 薄膜 102 が形成されてかり、その 上に Ge 薄膜 103 と Ga As 薄膜 104 が形成されてい

ファ層の Bi_{1-x} Ge エ 薄膜が 徐 4 に 緩和している。 従来は、 パッファ 顔となる Bi_{1-x} Ge ェ 薄膜が存在 しなかったために、 点 A と 点 B が 一致して 20 り、 格子定数が不連続に変化し、 Ge 薄膜と Ga As 薄膜 の結晶性に悪影響を及控していた。

(発明の効果)

本発明は以下に述べるような効果を有している。 第1に、Bi 基板上に結晶性の優れた OG AB 薄膜を 形成することができる。これは、前述の如く、パ ッファ胼として Bi, -z Oe ま 薄膜を 飲けたことによ る。これにより Bi 基板上の Oe 薄膜の結晶性が改 善され、この結果、欠陥密度の小さい良好な Ga AB 薄膜を形成することができる。

第2 に、 上記に伴って、 86 遊板上に GaAs を 用いた化合物半導体デバイスを形成することがで きる。このようなデバイスとしては、半導体レー ザなどの発光デバイスや、トランジスタなどの高 速デバイスが挙げられる。 発光デバイスでは、OaAs 薄膜中の結晶 欠陥は非発光再結合中心となるため 効率の低波(出力の波少)やしきい値常流の増大 などの思影界を及ぼす。 高速デバイスでは、 OGA8 薄暗中の結晶欠陥はキャリアの散乱源となるため 軽動度の減少 (動作速度の低下) などの思影響を 及ぼす。本発明によれば、結晶欠陥の少ない GGAR 薄雑を実現できるため、 Bi 基板上に高性能な化合 物半遊体デバイスを実現することができる。


漢 3 に、安価で大面限の半導体基板を提供することができる。 8 i 年板は、大量の需要を背景として、直径 5 インテという大面積基板が極めて安価に供給されている。しかも公舎中投源枯傷の心配がない。このように恵まれた 8 i 券板上に Oa A 8 稼 が形成でき、化合物半導体デバイスを実現できることは係めて大きな長所である。

以上述べたように、本発明は数多くの優れた効果を有するものである。


4. 図面の簡単な脱明

第1回は本発明による半導体蓄板の構造を示す 断面図である。

第2回は従来の半導体基板の構造を示す断面図



第 1 図



第 2 図

てある。

第 3 図は本発明の半導体兼板にかける格子定数の戻さ方向変化を示すダラフである。

101,201 8 单結晶基板

102 ----- 81,-2 06 工 母 膜

103 . 202 ---- 0 # 韓


104 . 203 ······ Ga A# 溶模

以上

出願人 株式会社 散訪 精工会

代理人 弁理士 最上





第 3 図